本技術(shù)涉及顯示，尤其涉及一種驅(qū)動電路及其顯示驅(qū)動方法、顯示面板、設(shè)備及存儲介質(zhì)。

背景技術(shù)：

1、隨著液晶顯示技術(shù)的快速發(fā)展，在保障顯示面板經(jīng)濟效益的同時，用戶對顯示面板的顯示畫質(zhì)提出了更高的要求。

2、當(dāng)前的顯示面板常采用的子像素呈長短手排列的drd(double?rate?driving，雙倍速率驅(qū)動)架構(gòu)通過減半數(shù)據(jù)線設(shè)計有效降低了源極驅(qū)動ic成本，但由于drd架構(gòu)中的數(shù)據(jù)線與不同顏色子像素交叉連接以及極性分布不均，容易引發(fā)垂直方向搖頭紋和閃爍；特別是采用dlg(dual?line?gate?driving，雙行門極驅(qū)動)技術(shù)提升刷新率時，現(xiàn)有的drd架構(gòu)因數(shù)據(jù)線需在相鄰行切換驅(qū)動不同顏色子像素的特性，導(dǎo)致時序控制失配，這對顯示面板的顯示畫質(zhì)產(chǎn)生了嚴(yán)重的負面影響。

3、因此，在保障顯示面板經(jīng)濟效益的同時，如何提高顯示面板的顯示畫質(zhì)是目前亟待解決的技術(shù)問題。

技術(shù)實現(xiàn)思路

1、本技術(shù)的主要目的在于提供一種驅(qū)動電路及其顯示驅(qū)動方法、顯示面板、設(shè)備及存儲介質(zhì)，旨在保障顯示面板經(jīng)濟效益的同時提高顯示面板的顯示畫質(zhì)。

2、為實現(xiàn)上述目的，本技術(shù)提供了一種驅(qū)動電路，所述驅(qū)動電路包括：

3、陣列排布的像素單元；

4、多個奇數(shù)柵極線組，所述奇數(shù)柵極線組包括兩條奇數(shù)位柵極線，各所述奇數(shù)位柵極線按行延伸方向連接對應(yīng)像素行中的多個第一像素單元，同一列的多個所述第一像素單元連接對應(yīng)列的數(shù)據(jù)線；

5、多個偶數(shù)柵極線組，所述偶數(shù)柵極線組包括兩條偶數(shù)位柵極線，各所述偶數(shù)位柵極線與前一條的所述奇數(shù)位柵極線設(shè)置于同一像素行，各所述偶數(shù)位柵極線按行延伸方向連接對應(yīng)像素行中的多個第二像素單元；

6、同一顏色的各所述第二像素單元沿列方向構(gòu)成第二像素單元列，沿向左垂直方向橫跨目標(biāo)數(shù)量的數(shù)據(jù)線后連接目的地數(shù)據(jù)線。

7、在一實施方式中，同一像素行中相鄰的所述像素單元為不同顏色的子像素，同一列像素列中的各像素單元為相同顏色的子像素。

8、在一實施方式中，所述驅(qū)動電路包括：

9、柵極驅(qū)動器，所述柵極驅(qū)動器與所述奇數(shù)柵極線組和所述偶數(shù)柵極線組連接，所述柵極驅(qū)動器被設(shè)置為按照第一驅(qū)動時序和/或第二驅(qū)動時序向所述奇數(shù)柵極線組中的各所述奇數(shù)位柵極線，以及所述偶數(shù)柵極線組中的各所述偶數(shù)位柵極線輸入柵極驅(qū)動信號，以啟動與每一所述奇數(shù)位柵極線連接的第一像素單元，以及與每一所述奇數(shù)位柵極線連接的第二像素單元；

10、數(shù)據(jù)驅(qū)動器，所述數(shù)據(jù)驅(qū)動器與各所述數(shù)據(jù)線連接，所述數(shù)據(jù)驅(qū)動器被設(shè)置為向同一數(shù)據(jù)線連接的所述第一像素單元和所述第二像素單元提供相同的像素數(shù)據(jù)。

11、此外，為實現(xiàn)上述目的，本技術(shù)還提供一種顯示驅(qū)動方法，所述顯示驅(qū)動方法應(yīng)用于上述任一項所述的驅(qū)動電路，所述顯示驅(qū)動方法包括：

12、在第一幀周期內(nèi)按照第一驅(qū)動時序逐步對多個奇數(shù)柵極線組以及與各所述奇數(shù)柵極線組相鄰的下一組偶數(shù)柵極線組進行顯示驅(qū)動，并在第二幀周期內(nèi)按照第二驅(qū)動時序逐步對奇數(shù)像素行中的奇數(shù)位柵極線和偶數(shù)位柵極線，以及與所述奇數(shù)像素行相鄰的下一行偶數(shù)像素行中的奇數(shù)位柵極線和偶數(shù)位柵極線進行顯示驅(qū)動。

13、在一實施方式中，所述在第一幀周期內(nèi)按照第一驅(qū)動時序逐步對多個奇數(shù)柵極線組以及與各所述奇數(shù)柵極線組相鄰的下一組偶數(shù)柵極線組進行顯示驅(qū)動的步驟包括：

14、在第一幀周期內(nèi)，依據(jù)第一驅(qū)動時序使能當(dāng)前奇數(shù)柵極線組中的兩條奇數(shù)位柵極線同步導(dǎo)通向?qū)?yīng)像素行連接的所有第一像素單元充入相同的第一像素數(shù)據(jù)組，并使能當(dāng)前偶數(shù)柵極線組中的兩條偶數(shù)位柵極線同步導(dǎo)通向?qū)?yīng)像素行連接的所有第二像素單元充入相同的第二像素數(shù)據(jù)組；

15、將所述當(dāng)前奇數(shù)柵極線組的下一組奇數(shù)柵極線組作為下一個當(dāng)前奇數(shù)柵極線組，并將所述當(dāng)前偶數(shù)柵極線組的下一組偶數(shù)柵極線組作為下一個當(dāng)前偶數(shù)柵極線組，返回執(zhí)行所述依據(jù)第一驅(qū)動時序使能當(dāng)前奇數(shù)柵極線組中的兩條奇數(shù)位柵極線同步導(dǎo)通向?qū)?yīng)像素行連接的所有第一像素單元充入相同的第一像素數(shù)據(jù)組的步驟，直至所有所述奇數(shù)柵極線組和所有所述偶數(shù)柵極線組完成顯示驅(qū)動。

16、在一實施方式中，所述在第二幀周期內(nèi)按照第二驅(qū)動時序逐步對奇數(shù)像素行中的奇數(shù)位柵極線和偶數(shù)位柵極線，以及與所述奇數(shù)像素行相鄰的下一行偶數(shù)像素行中的奇數(shù)位柵極線和偶數(shù)位柵極線進行顯示驅(qū)動的步驟包括：

17、在第二幀周期內(nèi)響應(yīng)于第二驅(qū)動時序的驅(qū)動，使能奇數(shù)像素行中的奇數(shù)位柵極線提供的像素充電數(shù)據(jù)組與在所述第一幀周期時的同一所述奇數(shù)像素行中奇數(shù)位柵極線提供的第一像素數(shù)據(jù)組相同，并使能奇數(shù)像素行中的偶數(shù)位柵極線提供的像素充電數(shù)據(jù)組與在所述第一幀周期時的同一所述奇數(shù)像素行中偶數(shù)位柵極線提供的第二像素數(shù)據(jù)組相同后，依據(jù)與所述奇數(shù)像素行相鄰的下一行偶數(shù)像素行中的奇數(shù)位柵極線和偶數(shù)位柵極線進行顯示驅(qū)動。

18、在一實施方式中，所述依據(jù)與所述奇數(shù)像素行相鄰的下一行偶數(shù)像素行中的奇數(shù)位柵極線和偶數(shù)位柵極線進行顯示驅(qū)動的步驟包括：

19、使能偶數(shù)目標(biāo)像素行中的奇數(shù)位柵極線提供的像素充電數(shù)據(jù)組與奇數(shù)目標(biāo)像素行中奇數(shù)位柵極線提供的像素充電數(shù)據(jù)組相同，并使能偶數(shù)目標(biāo)像素行中的偶數(shù)位柵極線提供的像素充電數(shù)據(jù)組與奇數(shù)目標(biāo)像素行中偶數(shù)位柵極線提供的像素充電數(shù)據(jù)組相同，其中，偶數(shù)目標(biāo)像素行為與所述奇數(shù)像素行相鄰的下一行偶數(shù)像素行，奇數(shù)目標(biāo)像素行為與所述偶數(shù)目標(biāo)像素行相鄰的下一行奇數(shù)像素行。

20、此外，為實現(xiàn)上述目的，本技術(shù)還提供一種顯示面板，所述顯示面板包括彩膜基板、液晶層和陣列基板，所述液晶層設(shè)于所述陣列基板和所述彩膜基板之間，所述陣列基板包括上述任一項所述的驅(qū)動電路。

21、此外，為實現(xiàn)上述目的，本技術(shù)還提供一種顯示設(shè)備，所述顯示設(shè)備應(yīng)用于上述任一項所述的驅(qū)動電路，所述顯示設(shè)備包括存儲器、處理器及存儲在所述存儲器上并可在所述處理器上運行的顯示驅(qū)動程序，所述處理器執(zhí)行所述顯示驅(qū)動程序時實現(xiàn)如上述的顯示驅(qū)動方法的步驟。

22、此外，為實現(xiàn)上述目的，本技術(shù)還提供一種存儲介質(zhì)，所述存儲介質(zhì)為計算機可讀存儲介質(zhì)，所述計算機可讀存儲介質(zhì)上存儲有計算機程序，所述計算機程序被處理器執(zhí)行時實現(xiàn)如上述的顯示驅(qū)動方法的步驟。

23、本技術(shù)設(shè)置的驅(qū)動電路通過優(yōu)化傳統(tǒng)drd架構(gòu)中柵極線與數(shù)據(jù)線的布局關(guān)系有效解決了傳統(tǒng)長短手排列結(jié)構(gòu)下像素極性與數(shù)據(jù)線空間分布不均導(dǎo)致的垂直方向搖頭紋及閃爍問題，同時兼容dlg技術(shù)實現(xiàn)高刷新率。具體的，該驅(qū)動電路設(shè)置有陣列排布的像素單元、多個奇數(shù)柵極線組以及多個偶數(shù)柵極線組，該奇數(shù)柵極線組包括兩條奇數(shù)位柵極線分別連接對應(yīng)像素行中的多個第一像素單元，而偶數(shù)柵極線組則包括兩條偶數(shù)位柵極線分別連接對應(yīng)像素行中的多個第二像素單元，從而保留了drd架構(gòu)通過減半數(shù)據(jù)線降低成本的優(yōu)勢，還將由同一顏色的各第二像素單元沿列方向構(gòu)成第二像素單元列沿向左垂直方向橫跨目標(biāo)數(shù)量的數(shù)據(jù)線后連接目的地數(shù)據(jù)線，由于該目的地數(shù)據(jù)線為與該第二像素單元列的顏色及像素極性均相同的第一像素單元列連接的數(shù)據(jù)線，從而實現(xiàn)了像素極性的均勻交替，顯著降低了因極性反轉(zhuǎn)頻率不匹配引發(fā)的視覺干擾；同時，由于同一數(shù)據(jù)線在dlg模式下可穩(wěn)定驅(qū)動像素極性相同的同色像素單元，有效解決了傳統(tǒng)drd架構(gòu)中數(shù)據(jù)線連接不同顏色的子像素導(dǎo)致的驅(qū)動電壓變化復(fù)雜、時序難以實現(xiàn)的問題，進而顯著提高了顯示面板的顯示畫質(zhì)。