本公開內(nèi)容總體上涉及半導(dǎo)體器件，并且更具體地涉及包括將具有高k或hi-k電介質(zhì)(hk)和金屬柵極(mg)的嵌入或整體形成的電荷俘獲柵極堆疊和選擇柵極堆疊包括到現(xiàn)有的hkmg互補(bǔ)金屬氧化物半導(dǎo)體(cmos)鑄造邏輯技術(shù)中的存儲(chǔ)器單元及其制造方法。
背景技術(shù)：
1、非易失性存儲(chǔ)器(nvm)廣泛用于在計(jì)算機(jī)系統(tǒng)中存儲(chǔ)數(shù)據(jù)，并且通常包括具有以行和列或其他配置布置的多個(gè)nvm單元的存儲(chǔ)器陣列。在過去的幾十年里，集成電路中特征的縮放一直是不斷增長(zhǎng)的半導(dǎo)體行業(yè)背后的驅(qū)動(dòng)力?？s放到越來(lái)越小的特征使得能夠在半導(dǎo)體芯片的有限空間上增加功能單元的密度。然而，對(duì)更大容量的追求并非沒有問題。在縮放的同時(shí)優(yōu)化每個(gè)器件的性能的必要性變得越來(lái)越重要。
2、在一些實(shí)施方式中，nvm單元可以包括至少一個(gè)非易失性元件，諸如電荷俘獲場(chǎng)效應(yīng)晶體管(fet)、浮柵晶體管，其通過在控制/存儲(chǔ)器柵極與襯底或漏極/源極區(qū)域之間施加適當(dāng)極性、幅度和持續(xù)時(shí)間的電壓而被編程或擦除。在一些實(shí)施方式中，基于半導(dǎo)體-氧化物-氮化物-氧化物-半導(dǎo)體(sonos)的存儲(chǔ)器陣列被利用和操作為數(shù)據(jù)存儲(chǔ)設(shè)備，其中基于sonos單元的不同vt或id水平或值來(lái)存儲(chǔ)二進(jìn)制位(0和1)或模擬數(shù)據(jù)。通常使用顯著與基線cmos工藝流程的材料和工藝不同的材料和工藝來(lái)制造電荷俘獲柵極堆疊，并且其可能不利地影響mos晶體管的制造或受到mos晶體管的制造的影響。特別地，通過改變電荷俘獲層的厚度或組成，形成mos晶體管的柵極氧化物或電介質(zhì)可以顯著地降低先前形成的電荷俘獲柵極堆疊的性能。另外，這種集成還可能影響基線cmos工藝流程，并且通常需要大量的掩模組和工藝步驟，這增加了制造器件的費(fèi)用并且可能降低工作器件的成品率。
3、此外，集成制造工藝能夠控制nvm晶體管的頂部或阻擋電介質(zhì)的厚度可能是重要的，例如以便在滿足mos晶體管的柵極氧化物厚度(物理的或電的)目標(biāo)的同時(shí)滿足諸如期望的閾值電壓vts和/或等效氧化物厚度(eot)的要求，尤其是在那些mos晶體管是高壓(hv)或輸入/輸出(i/o)晶體管的情況下更是如此。
4、隨著技術(shù)節(jié)點(diǎn)越來(lái)越小，例如在22nm處及低于22nm處，高k金屬柵極(hkmg)堆疊變得更加重要。hkmg堆疊可以使用除了阻擋氧化硅層或氮氧化硅層之外或作為阻擋氧化硅或氮氧化硅層的替選的薄的高k電介質(zhì)和代替多晶硅柵極的金屬柵極來(lái)進(jìn)行切換。在其他益處中，hkmg堆疊可以減少泄漏并改進(jìn)mos晶體管的整體性能和sonos晶體管的數(shù)據(jù)保持力。因此，需要將sonos結(jié)合到hkmg?cmos工藝流程中。將金屬柵極引入sonos晶體管可以將器件轉(zhuǎn)換為金屬-氧化物-氮化物-氧化物-半導(dǎo)體(monos)或“hkmg?sonos”。應(yīng)當(dāng)理解，這兩個(gè)術(shù)語(yǔ)即sonos和monos在整個(gè)本專利文獻(xiàn)中可互換使用。
5、因此，本發(fā)明的目的是提出改進(jìn)的制造工藝以在sonos存儲(chǔ)器單元中形成ono堆疊；并將這樣的工藝集成至基線hkmg?cmos工藝流程中。
技術(shù)實(shí)現(xiàn)思路
1.一種制造半導(dǎo)體器件的方法，包括：
2.根據(jù)權(quán)利要求1所述的方法，其中，所述nvm晶體管和所述選擇晶體管被配置成形成雙晶體管(2t)nvm單元。
3.根據(jù)權(quán)利要求1所述的方法，其中，形成所述第一凹部還包括：
4.根據(jù)權(quán)利要求1所述的方法，其中，所述nv電介質(zhì)堆疊的氧化物去除工藝步驟還包括：
5.根據(jù)權(quán)利要求4所述的方法，其中，通過所述至少一個(gè)氧化硅沉積工藝形成的所述柵極電介質(zhì)層基本上沉積在所述第一凹部中的所述襯底的頂表面上方。
6.根據(jù)權(quán)利要求1所述的方法，其中，所述nvm晶體管和所述選擇晶體管的所述犧牲多晶硅柵極的頂表面的高度具有小于的高度差。
7.根據(jù)權(quán)利要求1所述的方法，其中，替代所述犧牲多晶硅柵極還包括：
8.根據(jù)權(quán)利要求1所述的方法，其中，所述nvm晶體管和所述選擇晶體管的所述金屬柵極的頂表面的高度基本上共面。
9.根據(jù)權(quán)利要求1所述的方法，還包括：
10.根據(jù)權(quán)利要求9所述的方法，還包括：
11.根據(jù)權(quán)利要求1所述的方法，還包括：
12.一種制造半導(dǎo)體器件的方法，包括：
13.根據(jù)權(quán)利要求12所述的方法，其中，所述nvm晶體管和所述選擇晶體管被配置成形成雙晶體管(2t)nvm單元。
14.根據(jù)權(quán)利要求12所述的方法，其中，形成所述第一凹部還包括：
15.根據(jù)權(quán)利要求12所述的方法，其中，形成所述第二凹部還包括：
16.根據(jù)權(quán)利要求12所述的方法，其中，形成所述選擇晶體管的所述柵極電介質(zhì)層還包括：
17.根據(jù)權(quán)利要求12所述的方法，其中，替代所述犧牲多晶硅柵極還包括：
18.一種制造半導(dǎo)體存儲(chǔ)器件的方法，包括：
19.根據(jù)權(quán)利要求18所述的方法，其中，所述第一區(qū)中的所述nvm晶體管和所述選擇晶體管的所述犧牲多晶硅柵極的頂表面與所述第一區(qū)和所述第二區(qū)中的所述hv晶體管、所述i/o晶體管和所述lv晶體管的所述犧牲多晶硅柵極的頂表面的高度具有小于的高度差。
20.根據(jù)權(quán)利要求18所述的方法，還包括：