本發(fā)明屬于模擬集成電路，具體涉及一種支持多調制方式的高速數(shù)據(jù)收發(fā)電路。

背景技術：

1、高速數(shù)據(jù)收發(fā)機是一種應用在高速有線通信技術下的核心模塊，其主要功能是將并行數(shù)據(jù)轉換為串行數(shù)據(jù)進行傳輸，再將串行數(shù)據(jù)還原為并行數(shù)據(jù)。自信息時代的到來以來，數(shù)據(jù)傳輸?shù)男枨笕找嬖鲩L，對數(shù)據(jù)傳輸速率的要求也日益提高。

2、然而，傳統(tǒng)的數(shù)據(jù)收發(fā)裝置存在數(shù)據(jù)傳輸類型單一、不能兼容不同的數(shù)據(jù)傳輸協(xié)議，難以滿足多種調制方式的數(shù)據(jù)傳輸需求的問題，因此，需要提供一種能夠兼容不同數(shù)據(jù)類型的高速數(shù)據(jù)收發(fā)電路。

技術實現(xiàn)思路

1、為了解決現(xiàn)有技術中存在的上述問題，本發(fā)明提供了一種支持多調制方式的高速數(shù)據(jù)收發(fā)電路。本發(fā)明要解決的技術問題通過以下技術方案實現(xiàn)：

2、本發(fā)明提供了一種支持多調制方式的高速數(shù)據(jù)收發(fā)電路，包括：多模式調制單元、多模式解調單元、時鐘信號產(chǎn)生單元和控制單元；其中，所述多模式調制單元，用于響應于所述控制單元產(chǎn)生的控制信號，確定所述待調制信號的調制類型，以及響應于所述時鐘信號產(chǎn)生單元發(fā)送的第一時鐘信號ck1，確定對應的調制周期，以對所述待調制信號進行調制，得到調制信號，以及響應于所述第一控制信號，對所述調制信號進行傳輸；所述多模式解調單元，用于獲取所述調制信號，響應于所述控制信號，選擇對應的參考電平信號，以與所述調制信號進行比較，得到比較結果，以及響應于所述時鐘信號產(chǎn)生單元發(fā)送的第二時鐘信號ck2，確定對應的解調周期，以對所述比較結果進行解調得到所需解調信號。

3、與現(xiàn)有技術相比，本發(fā)明的有益效果：

4、針對現(xiàn)有的數(shù)據(jù)收發(fā)裝置難以滿足多種調制方式的數(shù)據(jù)傳輸需求的問題，本發(fā)明提供一種支持多調制方式的高速數(shù)據(jù)收發(fā)電路，該高速數(shù)據(jù)收發(fā)電路可集成于芯片以支持多調制類型的數(shù)據(jù)收發(fā)，通過動態(tài)適配多模式調制與解調機制，顯著提升數(shù)據(jù)傳輸?shù)撵`活性和環(huán)境適應性，能夠在復雜信道條件下自動優(yōu)化信號調制類型與解調參考電平，有效克服傳統(tǒng)單一調制方式導致的頻譜效率與抗干擾能力失衡問題；同時，基于協(xié)同控制的時鐘同步架構，實現(xiàn)調制與解調周期的精準匹配，避免時序失準引起的信號畸變，在保證高速率傳輸?shù)耐瑫r降低誤碼率；此外，通過模塊化集成設計簡化系統(tǒng)結構，降低多模式切換的硬件開銷與功耗，為高速通信系統(tǒng)提供高兼容性、低復雜度的解決方案。

技術特征：

1.一種支持多調制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，包括：多模式調制單元、多模式解調單元、時鐘信號產(chǎn)生單元和控制單元；其中，

2.根據(jù)權利要求1所述的支持多調制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述控制信號包括：第一控制信號pam3_en和第二控制信號pam2_en；所述第一控制信號pam3_en和所述第二控制信號pam2_en均包含一個置0使能信號和一個置1使能信號；

3.根據(jù)權利要求2所述的支持多調制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述調制信號選擇模塊包括開關d0、開關d1、開關d2和開關d3；

4.根據(jù)權利要求3所述的支持多調制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述pam4/nrz模塊包括：第一2:1串化子模塊、第二2:1串化子模塊和第一選擇器；

5.根據(jù)權利要求4所述的支持多調制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述選擇驅動模塊包括：第二選擇器、第三選擇器、第四選擇器、第五選擇器、第一驅動器、第二驅動器、第三驅動器和第四驅動器；

6.根據(jù)權利要求2所述的支持多調制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述多模式解調單元包括：參考電平選擇模塊、比較模塊和多模式解調模塊；

7.根據(jù)權利要求6所述的支持多調制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述參考電平選擇模塊包括：第六選擇器和第七選擇器；

8.根據(jù)權利要求7所述的支持多調制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述比較模塊包括：第一開關、第二開關、第三開關、第一比較器、第二比較器和第三比較器；

9.根據(jù)權利要求8所述的支持多調制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述多模式解調模塊包括：pam4解碼子模塊和pam3解碼子模塊；所述pam4解碼子模塊包括：第八選擇器；所述pam3解碼子模塊包括：第九選擇器、第十選擇器和邏輯運算器；

10.根據(jù)權利要求1所述的支持多調制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述多模式調制單和所述多模式解調單元之間通過信道建立通信鏈路。

技術總結
本發(fā)明涉及一種支持多調制方式的高速數(shù)據(jù)收發(fā)電路，包括：多模式調制單元、多模式解調單元、時鐘信號產(chǎn)生單元和控制單元；其中，多模式調制單元響應于控制單元產(chǎn)生的控制信號確定待調制信號的調制類型，以及響應于時鐘信號產(chǎn)生單元發(fā)送的第一時鐘信號CK1，確定對應的調制周期，以對待調制信號進行調制得到調制信號，以及響應于第一控制信號，對調制信號進行傳輸；多模式解調單元獲取調制信號，響應于控制信號選擇對應的參考電平信號，以與調制信號進行比較，得到比較結果，以及響應于時鐘信號產(chǎn)生單元發(fā)送的第二時鐘信號CK2，確定對應的解調周期，以對比較結果進行解調得到所需解調信號。該電路可集成于芯片以支持多調制類型的數(shù)據(jù)收發(fā)。

技術研發(fā)人員：趙瀟騰,高展銘,常皓,韓晨曦,李世新,劉術彬,朱樟明
受保護的技術使用者：西安電子科技大學
技術研發(fā)日：
技術公布日：2025/6/26